

Sumário

Capítulo 1: Surgimento dos Processadores x86 e do PC

1.1. A História	3
1.2. A Escolha do Primeiro Processador	11
1.3. Os Primeiros PCs	13

Capítulo 2: Conexão da CPU x86 a 16, 32 ou 64 Bits

2.1. As Primeiras Versões de 16 Bits	19
2.2. As Versões de 32 Bits	22
2.3. A Primeira Versão de 64 Bits	24
2.4. Linhas de Dados, de Endereços e de Controle	26
2.5. Organização por Bancos para Comunicação a 16, 32 ou 64 Bits	28
2.6. Projetos Conectando Memórias	38
2.7. Exercícios	42

Capítulo 3: Arquitetura e Registradores das CPUs x86

3.1. Componentes Básicos de um Processador x86	47
3.2. Primeira Arquitetura Básica de 16 Bits	49
3.3. Registradores de Finalidade Geral	52
3.4. Registradores de Indexação	55
3.5. Registradores de Acesso à Pilha	56
3.6. Registradores de Segmento	60
3.7. Ponteiro de Instrução	63
3.8. Registrador de Flags	63
3.9. Modos de Endereçamento da Memória de Programa	66
3.10. Modos de Endereçamento da Memória de Dados	67
3.11. Estados de Hold e Halt	72
3.12. Exercícios	73

Capítulo 4: Assembler x86

4.1. Formato das Instruções x86	77
4.2. Instruções de Cópia	81
4.3. Instruções de Conversão de Tipos	84
4.4. Instruções de String	86
4.5. Instruções de Operações Lógicas ou Aritméticas com Inteiros	88
4.6. Instruções de Salto	96
4.7. Instruções de Subrotina e de Pilha	98
4.8. Instruções de Manuseio do Registrador de Flags	106
4.9. Instruções de Acesso a I/O	109
4.10. Instruções de Ponto Flutuante	112
4.11. Exercícios	115

Capítulo 5: Evolução dos Processadores x86

5.1. Gerações de Processadores da Intel	123
5.2. A Arquitetura MMX	130
5.3. CISC x RISC	135
5.4. A Memória Cache	137
5.5. Barramentos FSB, BSB, DMI, Cache “On Die” e Outros	142
5.6. A CPU Pentium 4 (P5-4)	148
5.7. A CPU Pentium 4 HT (P5-4 HT)	151
5.8. A CPU Pentium X ou D (P5-X ou P5-D)	154
5.9. A Tecnologia EM64T	155
5.10. A Arquitetura de 64 Bits da Intel (IA-64)	157
5.11. A Família Multicore da Intel	172
5.12. AMD Athlon	181
5.13. Athlon-64 (x86-64 ou AMD 64)	184
5.14. A Família Multicore da AMD	189
5.15. Tecnologias de Integração	195

Capítulo 6: Chipsets

6.1. O Conceito de Chipset	205
6.2. Barramentos Implementados pelo Chipset	206
6.3. Arquitetura Ponte Norte – Ponte Sul	208
6.4. Interfaces IDE, ATA, SATA, AGP, PCI, PCIe e HTT	210
6.5. Exemplos de Chipsets	211
6.6. Chipsets e Arquiteturas Multicore	215

Capítulo 7: Interfaceamento via I/O

7.1. Dispositivos de I/O	221
7.2. Mapa de Endereçamento de I/O	224
7.3. Decodificação de I/O	226
7.4. Decodificação com Endereço Fixo	230
7.5. Decodificação com Endereço Programado por Chave	231
7.6. Projeto de um Registrador de I/O	231
7.7. Inserção de Estados de Espera	238
7.8. Endereçamento Indireto de I/O	238
7.9. I/O por DMA	240
7.10. Exercícios	244

Capítulo 8: Interrupções nas CPUs x86 e no PC

8.1. Introdução	255
8.2. Tabelas de Endereços de Rotinas de Interrupção	256
8.3. Exceções	259
8.4. Interrupções por Software	260
8.5. Interrupções pelo Pino INTR	261
8.6. Controlador de Interrupções – PIC	269
8.7. Circuito de Interface Usando Interrupções	276
8.8. Controlador Avançado Programável de Interrupções (APIC)	280
8.9. Exercícios	282

Capítulo 9: Multitarefa, Modo Protegido e Modo Longo

9.1. Sistemas Operacionais Multitarefa	287
9.2. Inicialização dos Modos Protegido e Longo (AMD)	291
9.3. Proteção e Níveis de Privilégio	294
9.4. Arquitetura Baseada em Tarefas	296
9.5. Segmentação	302
9.6. Paginação	307
9.7. Interrupções em Ambiente Multitarefa	314
9.8. Exceções em Ambiente Multitarefa	321
9.9. I/O em Ambiente Multitarefa	327
9.10. Chamadas ao Sistema	329
9.11. Modo Virtual 8086	333
9.12. Exercícios	337

Capítulo 10: Barramento PCI Plug and Play

10.1. Um Barramento de Alto Desempenho	313
10.2. A Solução Plug and Play	344
10.3. PCI Plug and Play	348
10.4. Sinais do Conector PCI	354
10.5. Transações	358
10.6. Comandos	364
10.7. A Ponte Escrava PLX PCI 9050/9052	368
10.8. Exercícios	390

Capítulo 11: Barramento USB

11.1. Um Barramento Serial e Universal	395
11.2. Topologia de Conexão	398
11.3. Barramento Físico	399
11.4. A Comunicação Serial por Pacotes	400
11.5. Codificação CRC	406
11.6. Tipos de Transações	407
11.7. O Processo de Enumeração	409
11.8. USBN 9603	417
11.9. Programação do HID Via API	434
11.10. Um Projeto HID / USB	441
11.11. Ponte USB-UART	458

Capítulo 12: Barramento PCI Express

12.1. PCI para PCI Express	465
12.2. Paralelo para Serial	467
12.3. As Camadas PCIe	468
12.4. A Camada Física	469
12.5. A Camada de Enlace de Dados	473
12.6. A Camada de Transação	473
12.7. Os Pacotes PCIe	473
12.8. Arquiteturas PCIe	476

Capítulo 13: Portas Paralela e Serial do PC

13.1. Porta Paralela LPT em Modo Padrão	481
13.2. Registradores da Porta Paralela	483
13.3. Porta Paralela Conectada à Impressora	486
13.4. Ligando Leds e Sensores à LPT1	488
13.5. Porta Serial: UART e RS 232	490
13.6. A Porta Serial do PC	493
13.7. Registradores da Porta Serial	495
13.8. Uma Biblioteca de Funções em C	503
13.9. Projeto de uma UART	506
13.10. Descrição de uma UART em VHDL	510
13.11. Programação de uma Porta Serial Usando a API do Windows	512
13.12. Um Programa para Listar as Portas Seriais no Windows	516
13.13. Exercícios	519

Capítulo 14: Periféricos Básicos do PC

14.1. Temporizador do Sistema	523
14.2. Memória de Setup e Relógio Permanente	530
14.3. Teclado	534
14.4. Mouse	539
14.5. Porta de Jogos	541
14.6. Disco Rígido	543
14.7. Exercícios	547